英特尔展示互连微缩技术突破性进展
在IEDM 2024（2024年IEEE国际电子器件会议）上，英特尔代工的技术研究团队展示了晶体管和封装技术的开拓性进展，有助于满足未来AI算力需求。
据当时公开信息，英特尔代工展示了多项技术突破，助力推动半导体行业在下一个十年及更长远的发展。
具体而言，在新材料方面，减成法钌互连技术最高可将线间电容降低25%，有助于改善芯片内互连。
英特尔代工还率先汇报了一种用于先进封装的异构集成解决方案，能够将吞吐量提升高达100倍，实现超快速的芯片间封装。
此外，为了进一步推动全环绕栅极（GAA）的微缩，英特尔代工展示了硅基RibbonFET CMOS（互补金属氧化物半导体）技术，以及用于微缩的2D场效应晶体管（2D FETs）的栅氧化层模块，以提高设备性能。
随着行业朝着到2030年在单个芯片上实现一万亿个晶体管的目标前进，晶体管和互连微缩技术的突破以及未来的先进封装能力正变得非常关键，以满足人们对能效更高、性能更强且成本效益更高的计算应用（如AI）的需求。
英特尔代工还探索了新型材料，以增强其PowerVia背面供电技术在缓解互连瓶颈、实现晶体管进一步微缩中的作用。
公开资料显示，英特尔代工已经探索出数条路径，以解决采用铜材料的晶体管在开发未来制程节点时可预见的互连微缩限制，改进现有封装技术，并继续为GAA及其它相关技术定义和规划晶体管路线图。
减成法钌互连技术方面，通过采用钌这一新型金属化材料，利用薄膜电阻率和空气间隙，实现了在互连微缩方面的重大进步。
英特尔代工率先在研发测试设备上展示了一种可行、可量产、具有成本效益的减成法钌互连技术，该工艺引入空气间隙，无需通孔周围昂贵的光刻空气间隙区域，也可以避免使用选择性蚀刻的自对准通孔。
在间距小于或等于25纳米时，采用减成法钌互连技术实现的空气间隙使线间电容最高降低25%，这表明减成法钌互连技术作为一种金属化方案，在紧密间距层中替代铜镶嵌工艺的优势。
选择性层转移（SLT）方面，为了在芯片封装中将吞吐量提升高达100倍，进而实现超快速的芯片间封装，英特尔代工首次展示了选择性层转移技术，这是一种异构集成解决方案，能够以更高的灵活性集成超薄芯粒，与传统的芯片到晶圆键合技术相比，选择性层转移让芯片的尺寸能够变得更小，纵横比变得更高。
这项技术还带来了更高的功能密度，并可结合混合键合或融合键合工艺，提供更灵活且成本效益更高的解决方案，封装来自不同晶圆的芯粒。
硅基RibbonFET CMOS晶体管方面，为了将RibbonFET GAA晶体管的微缩推向更高水平，英特尔代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管，在大幅缩短栅极长度和减少沟道厚度的同时，在对短沟道效应的抑制和性能上达到了业界领先水平。
用于微缩的2D GAA晶体管的栅氧化层方面，为了在CFET（互补场效应晶体管）之外进一步加速GAA技术创新，英特尔代工展示了其在2D GAA NMOS（N型金属氧化物半导体）和PMOS（P型金属氧化物半导体）晶体管制造方面的研究，侧重于栅氧化层模块的研发，将晶体管的栅极长度微缩到了30纳米。
该研究还报告了行业在2D TMD（过渡金属二硫化物）半导体领域的研究进展，此类材料未来有望在先进晶体管工艺中成为硅的替代品。
在300毫米GaN（氮化镓）技术方面，英特尔代工也在继续推进其开拓性的研究。
在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底上，英特尔代工制造了业界领先的高性能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管）。
GaN-on-TRSOI等工艺上较为先进的衬底，可以通过减少信号损失，提高信号线性度和基于衬底背部处理的先进集成方案，为功率器件和射频器件等应用带来更强的性能。
此外，在IEDM 2024上，英特尔代工还分享了对先进封装和晶体管微缩技术未来发展的愿景，以满足包括AI在内的各类应用需求，以下三个关键的创新着力点将有助于AI在未来十年朝着能效更高的方向发展：先进内存集成，以消除容量、带宽和延迟的瓶颈；用于优化互连带宽的混合键合；模块化系统及相应的连接解决方案。
同时，英特尔代工还发出了行动号召，开发关键性和突破性的创新，持续推进晶体管微缩，推动实现“万亿晶体管时代”。
英特尔代工概述了对能够在超低电压（低于300毫伏）下运行的晶体管的研发，将如何有助于解决日益严重的热瓶颈，并大幅改善功耗和散热。